本文由半导体产业纵横（ID：ICVIEWS）综合配资网上配资网
EMIB正成为台积电CoWoS值得考虑的替代选项。
据报道，台积电 CoWoS 先进封装产能持续紧张催生“平替”需求，在这一背景下Marvell 美满和联发科考虑将英特尔的 EMIB 先进封装纳入 ASIC 芯片设计的可选项中。
一方面，台积电目前暂无法大规模提升先进封装产能；另一方面，美国客户希望实现全产业链的在美生产，但台积电和上下游暂无可用的在美后端产能。因此英特尔的 EMIB 正成为值得考虑的替代选项。
此外，、博通和高通也可能很快成为英特尔晶圆代工业务的客户。三家公司招聘信息显示，招聘封装工程师的关键要求之一是掌握英特尔 EMIB（嵌入式多芯片互联桥封装）技术，这表明这些公司急于招聘熟悉英特尔 EMIB 技术的工程师，助力下一代产品设计。
业内分析认为，这代表英特尔的封装技术将进入手机SoC、AI ASIC客户考虑范围。台积电CoWoS仍是AI GPU与HBM封装首选，因其广泛应用在H100/200、GB200以及AMD MI300系列，同时将左右全球AI芯片的出货节奏。但另一方面也造成其他业者产能受到排挤，先进封装产能维持供不应求状态。在此情况下，英特尔EMIB技术成替代方案。
英特尔先进系统封装及测试的技术组合，包括 FCBGA 2D、FCBGA 2D+、EMIB 2.5D、EMIB 3.5D、Foveros 2.5D & 3D 和 Foveros Direct 3D等多种技术。其中，EMIB 技术系列在芯片互连领域取得了重要突破。2.5D 版本采用的嵌入式硅桥技术，其最小线宽 / 线距达到 10μm / 10μm，互连密度提升至 1500 个连接点 / mm²。3.5D 版本通过硅通孔 (TSV) 技术实现垂直互连，通孔直径控制在 5μm，深宽比达到 10:1，支持最多 4 层芯片的立体堆叠。
相较CoWoS以硅中间层作为基底，EMIB采局部硅桥嵌入，具备更佳成本效率与设计弹性，适合客制化ASIC、Chiplet与AI推理芯片。业内分析猜测，英特尔正瞄准先进封装生意，不排除未来接受客户从台积电制造之裸晶（Die）进行后续封装。
英特尔EMIB自2017年即进入量产，已经过市场验证，另外，能支持异质芯片（Die）组合，这意味着高度客制化的封装，而本土生产更远大于成本考量，很适合做为衔接台积电亚利桑那州厂后续出海口。知情人士透露，今年美系晶圆代工大厂积极接洽，并提出只要通过台系晶圆代工认证，即可简化相关验证流程。相较于台厂的降价压力，英特尔反而能给予更优的价格。
苹果、高通皆有动作英特尔2.5/3D先进封装都是选项
半导体供应链人士表示，确实以苹果和的云端AI芯片技术需求来说，一个应是以自己的云端ASIC为主，另一个则是锁定Tier 2的AI加速卡产品，确实都不一定要用到CoWoS，更具成本效益的EMIB，或许还能为其带来更好的效益。而其他ASIC的方案，如果是针对运算要求相对低一些的推论应用，EMIB确实也可以支援。
虽然部分半导体业界人士认为，EMIB技术是为了掩盖英特尔在晶圆电路设计能力的不足，将部分运算需求转移到载板端的做法，但EMIB确实是个发展相对成熟且有一定实绩的技术，要用来支援一些比较紧急，需要在短时间内完成设计到量产的Tier 2方案，确实是做得到的。
在现今ASIC与二线AI运算芯片越来越强调性价比的大环境下，EMIB是有一些优势存在。 IC设计相关人士表示，和英特尔针对EMIB进行合作测试的人士有在增加的趋势，当然短时间或许还不会有什么很大的出货量，但放眼长期，如果合作的成效不错，2.5D的EMIB，甚或是3D封装的Foveros制程，都有机会稳定接到一些订单。
前段投片台积电、后段找上英特尔并非不可能任务
供应链人士强调，目前市场上在传的做法，都是要整合台积电的晶圆代工前段制程，和英特尔的EMIB后段制程，要将两者整合在一起，确实还需要花点心思。
但对于英特尔来说，考量到其晶圆代工服务目前还没办法说服这些领先大厂，先从后段先进封装的服务开始做，不失为切入AI芯片供应链的一个方式。
毕竟CoWoS产能供不应求的这个时间窗口，可能只是暂时的，如果没能把握这个机会争取一些方案来练兵，未来这个先进封装替代方案的生意，就会直接被Amkor或日月光投控、矽品等传统封测代工（OSAT）人士瓜分掉。
*声明：本文系原作者创作。文章内容系其个人观点，我方转载仅为分享与讨论，不代表我方赞成或认同，如有异议，请联系后台。
国汇策略提示：文章来自网络，不代表本站观点。
相关文章
热点资讯
